Architecture Netburst

Spécifique aux Pentium IV, l'architecture Netburst apporte des améliorations par rapport aux architectures précédentes. La première vient du pipeline qui passe à 20 niveaux pour les premières versions et jusqu'à 31 pour les dernières. La deuxième vient du cache L1 d'instructions. Dans une structure processeur standard, les instructions assembleurs sont sauvegardées en CISC. Dans le Netburst, ce cache devient l'"Instruction Trace Cache" qui reprend jusqu'à 12.000 instructions prédécodées en RISC. Ce core est également superscalaire.

Une autre différence, de taille, est la manière dont le processeur exécute les instructions. Les microprocesseurs utilisant cette architecture peuvent exécuter certaines instructions dans le désordre, notamment si les instructions nécessaires ne sont pas encore dans la mémoire cache.

Sur ce shéma, on retrouve les différentes parties avec par exemple le bus de données de sorties qui envoit 4 données pour un cycle d'horloge

L'unité arithmétique (en double) tourne au double de la vitesse interne du processeur.

Mi-2006, elle est remplacée par l'Intel Core Microarchitecture, réduisant notamment la taille du pipeline pour une consommation moindre.

Autres caractéristiques internes des processeurs: superpileline - cache de niveau 3

Définition associée: Intel Core - caractéristiques de l'hypertreading

Dernière mise à jour, le 20/01/2021