Architecture superpipeline

Ammélioration du pipeline, les processeurs superpipeline découpent le traitement d'une instruction  assembleur en 7 niveaux. Si l'architecture pipeline traite 3 instructions en 6 temps d'horloge, cette structure interne d'un processeur permet le traitement de 7 instructions en 13 temps d'horloge. Le fonctionnement est lié au cache L1, notamment dans les Pentium IV.

Dans le cas d'une structure standard de microprocesseur comme le Z80 ou le 8088, le traitement d'une instruction ne débute que lorsque la précédente est totalement exécutée. Le pipeline découpe la séquence en 4 parties:

1. chargement de l'instruction dans le processeur, utilisation des bus externes
2. décodage de l'instruction à l'intérieur du microprocesseur
3. exécution de la commande
4. transfert du résultat sur les bus

Dans le cas d'un super-pipeline, on utilise 7 étapes ou plus:

1. Pré extraction, transfert des données sur les bus internes
2. Premier décodage d'instruction
3. Deuxième décodage d'instruction
4. Première génération d'adresse
5. Deuxième génération d'adresse de retour
6. exécution de l'instruction
7. transfert des données via l'adresses prégénérée (4 et 5)

Le Prentium III ou l'Athlon utilise un pipeline à 10 niveaux, les Pentium IV (architecture Netburst) de 20 ou 21 niveaux suivant les modèles.

Définitions connexes: superscalaire

Catégorie: électronique - microprocesseur