Cache L1

La mémoire cache L1 est directement implantée dans le microprocesseur. Elle contient les instructions assembleur et données les plus souvent utilisées. C'est le processeur qui gère le contenu.

Le cache L1 est apparu avec les Intel Pentium. A l'époque, sa capacité était de 8 KB pour les données et de 8 KB pour les instructions. L'évolution de la structure interne des processeurs l'a fait passer à 32 KB (16 + 16) pour le Pentium MMX et 128 KB (64 + 64) pour les processeurs actuels comme les Athlons 64.

L'utilisation optimale est surtout liée à la prédiction de branchement. Tant que le programme est linéaire, sans choix possibles, la liste des instructions stockées ne pose pas de problème. Par contre, en cas de branchement (une instruction conditionnelle), si le contenu de la mémoire est faux, la liste d'instruction doit être complètement rechargée.

L'utilisation du cache instruction est surtout liée à la structure pipeline des processeurs modernes. Les Pentium IV (architecture superpipeline - Netburst) n'utilisent plus directement cette méthode, mais une liste d'instructions prédécodées en RISC appelée "Instruction Trace Cache" permettant jusqu'à 12.000 instructions.

L'amélioration des performances par cette mémoire tampon est difficile à évaluer, même s'il est possible dans certains BIOS de configurer le processeur pour travailler sans cette mémoire.

Termes associés:  CISC - Superscalaire - L2 - L3

Catégorie: Hardware - carte mère - microprocesseur