 |
Recherche personnalisée
|
Dictionnaire technique de materiel-informatique.be: les définitions classées par thématique: |
Brochage Z80
Processeur 8 bits (octet) des années 80 de la firme Zilog (sorti en 1976), il est encore utilisé de nos jours pour les montages électroniques numériques amateurs. C'est le microprocesseur le plus vendu au monde, son langage assembleur est totalement compatible avec le 8080 d'Intel (l'ancêtre de 8088). La majorité des ordinateurs équipés utilisent le CP/M comme système d'exploitation. Les ordinateurs Amstrad, Commodore 128, ... utilisaient ce processeur.
Brochage du Z80
- A0-A15: bus d'adresse, sortie 3 états, signal actif haut, soit 65536 adresses différentes (216). Pendant le rafraîchissement des mémoires, les 7 bits les plus bas contiennent l'adresse de validation du rafraîchissement.
- D0-D7: bus de données, entrée / sortie 3 états, état actif haut
- MREQ: Memory Request, sortie 3 états, indique que le bus d'adresse reprend une adresse mémoire valide (lecture ou écriture).
- IORQ: Input/ output request, sortie 3 état, état actif bas, indique que la plage d'adresse A0-A7 (8 premières lignes du bus) contient une adresse d'entrée / sortie valide (utilisé pour les périphériques).
- RD: Memory Read, sortie 3 état actif bas. Le signal indique que le microprocesseur veut lire une donnée dans la mémoire ou dans une entrée / sortie.
- WR: Memory Write, Sortie 3 états, actif bas. Indique une demande d'écriture en mémoire ou en entrée / sortie.
- RFSH: refresh, sortie, actif bas, indique une adresse de rafraîchissement sur les 7 bits inférieurs du bus d'adresse.
- HALT: Etat d'arrêts, sortie, actif bas, indique que le microprocesseur vient d'effectuer une instruction software HALT et attend une interruption masquable ou non masquable. Pendant l'arrêt, le CPU exécute des rafraîchissements de mémoires.
- WAIT: attente, entrée, actif bas, indique au microprocesseur 8080 que le périphérique n'est pas prêt à envoyer des données, permet de synchroniser un périphérique plus lent.
- INT: interrupt request, entrée, signal actif bas. Ce signal de demande d'interruption mascable (par instructions logicielles) signale au processeur qu'un périphérique demande une interruption. Quand le processeur accepte l'interruption, un signal accusé de réception IORQ est envoyé au début du cycle d'instruction suivant.
- NMI: Non-maskable interrupt, entrée, déclenchée par flanc descendant. Cette demande d'interruption à la priorité sur INT, elle est toujours prise en compte à la fin de l'instruction en cours. Pour le Z80, le processeur lit le programme à l'adresse 0066 hex. Le contenu du compteur mémoire (adresse courante) est automatiquement sauvegardé pour reprendre le programme après l'interruption.
- Reset: réinitialisation, entrée, active bas, réinitialise le processeur dont initialisation de tous les compteurs, remise à 0 des interruptions. Le processeur redémarre au début de son programme d'initiation.
- BUSRQ: Bus request, permet d'utiliser le DMA (direct memory access). A la réception de ce signal, le microprocesseur configure toutes ses entrées sortie en troisième état dès la fin du cycle machine en cours et envoie un signal d'acceptation BUSAK. Le périphérique prend alors entièrement le contrôle des bus et transfére les données vers la mémoire sans passer par le processeur.
- BUSAK: Bus acknowledge, sortie, actif bas, indique que le CPU s'est déconnecté du bus après une demande de dma.
- M1: cycle machine M1, cycle machine en cours est le cycle de recherche d'un code opératoire, ceci est spécifique au Z80.
- Horloge: ce signal provenant de l'extérieur (quartz) cadence l'ensemble des signaux du montage électronique. C'est la fréquence de travail du processeur. Elle est de 8 Mhz.
Définitions annexes: bus interne - architecture pipeline - Décodage d'adresse - Série 6500
Dernière mise à jour, le 06/01/2021| © Tous droits réservés, reproduction interdite sans accord écrit de materiel-informatique.be. Les marques citées sont propriétés des constructeurs et éditeurs. |