Type
d'interruption utilisée dans les montages à base de processeurs (broche). Généralement une
seule est gérée. Les interruptions standards peuvent être masquées par une
commande en assembleur. Dans ce cas, le microprocesseur
ne tient plus compte de ces demandes d'interruptions. Dans le cas d'une
interruption non mascable, le traitement débute dès la fin de l'instruction en
assembleur en cours de traitement. Contrairement à une IRQ,
elle n'est pas gérée par un PIC
mais connectée en direct.
Ce type d'interruption est liée à une erreur de
parité mémoire (RAM) dans les premiers XT et certains serveurs.
L'ordinateur est immédiatement arrêter avec un message correspondant sur
l'écran. Le contrôle de parité est actuellement remplacé par des mémoires ECC
ou même AECC.
